Google ir AMD gali kurti naujos kartos AI lustą TPU

Įsivaizduokite būsimą Google duomenų centrą, kuriame specialiai sukurti AI akceleratoriai veikia greta didelio našumo AMD branduolių. Skamba neįprastai? Galbūt. Strategiškai? Be abejo.

Rinkoje pasklidę signalai, paminėti SemiAnalysis pastaboje, rodo, kad Google bendradarbiauja su AMD kuriant vieną iš dešimtos kartos TPU šeimos modelių. Jei tai pasitvirtintų, AMD pirmą kartą tokiu mastu žengtų į specialiai kuriamų AI ASIC projektų sritį. Idėja nėra perduoti visą TPU brėžinį lustų gamintojui; tikslas yra į hibridinę architektūrą įtraukti AMD intelektinę nuosavybę ir lustų pakavimo kompetenciją, kad ji galėtų apdoroti naujos klasės darbo krūvius.

Tai būtų pirmoji didelė AMD partnerystė su Google kuriant specialų AI lustą.

Kodėl AMD įtraukiama būtent dabar? Atsakymas slypi tame, kaip keičiasi dirbtinis intelektas. Šiuolaikiniams modeliams vis dažniau reikia daugiau nei vien grynos matricinės matematikos. Jiems būtinas universalus bendrosios paskirties apdorojimas šalia akceleratorių, pavyzdžiui, stiprinamojo mokymosi ciklams, operacinės sistemos lygmens orkestravimui ir sudėtingoms samprotavimo užduotims, kurių neįmanoma visiškai perkelti į tenzorinius variklius. AMD CPU branduolių integravimas tiesiai į TPU paketą suteiktų Google lankstumo vykdyti tokius mišrius darbo krūvius su mažesne delsa ir glaudesne integracija.

AMD pranašumai akivaizdūs: pažangios pakavimo technologijos, tokios kaip SoIC, platus patentų portfelis ir brandžios CPU architektūros. Šie ištekliai itin svarbūs, kai sluoksniuojami kristalai, tiesiamos didelio pralaidumo jungtys ir siekiama iš vieno paketo išgauti kuo daugiau našumo bei energijos efektyvumo. Google jau pati projektuoja didelę dalį savo akceleratorių architektūros ir ankstesnėms TPU kartoms istoriškai bendradarbiavo su Broadcom. Vis dėlto šį kartą sprendimas panašesnis į specializuotų akceleratorių ir galingo CPU tiekėjo derinį.

Nereikėtų tikėtis, kad AMD bus paskirta pagrindine TPU išvedimo ar mokymo variantų architekte. Labiau tikėtina, kad Google reikia programuojamos logikos blokų, specialiai pritaikytų tarpusavio jungčių ir pakavimo patirties, kurią gali suteikti didelis CPU gamintojas, t. y. dalykų, peržengiančių paprasto akceleratoriaus projektavimo ribas. Praktiškai tai reiškia hibridinius lustus, kuriuose specializuoti tenzoriniai varikliai veikia kartu su bendrosios paskirties branduoliais, atsakingais už valdymą, planavimą ir sudėtingas realių AI darbo krūvių dalis.

Google serverių raidoje jau yra panašių precedentų. Naujausiuose TPU 8i diegimuose akceleratoriai derinami su pačios Google Axion procesoriumi, o senesnėse konfigūracijose buvo naudojami Intel Xeon CPU, bendrinami keliems akceleratoriams. Per kelias kartas ryškėja tendencija kiekvienam akceleratoriui suteikti daugiau vietinės apdorojimo galios. Tai leidžia suprasti, kodėl AMD branduolių integravimas galėtų būti patrauklus.

Debesijos klientams pasekmės būtų praktiškos: mažiau šuolių tarp lustų, didesnis stiprinamojo mokymosi konvejerių pralaidumas ir galimai nauji diegimo modeliai paslaugoms, kurioms itin svarbi maža delsa. AMD tai būtų proga parodyti savo pakavimo ir heterogeninės integracijos kompetenciją srityje, kurioje ilgą laiką dominavo specializuotų ASIC kūrėjų komandos.

Bet kuriuo atveju ši partnerystė, jei bus galutinai patvirtinta, pabrėžtų pokytį, kaip hiperskalės debesijos bendrovės vertina specialiai kuriamą silicį: svarbi ne tik greitesnė matricinė matematika, bet ir glaudesnės įvairių skaičiavimo elementų ekosistemos, veikiančios išvien. Verta stebėti šią sritį; kitas debesų AI dešimtmetis gali būti kuriamas ne kaip vienas variklis, o labiau kaip derinamas orkestras.