TSMC CoPoS: stiklo pagrindai mažina DI lustų kainą

Įsivaizduokite, kad įprastą apvalią silicio plokštelę pakeičia nešiojamojo kompiuterio ekrano dydžio plokštė. Skamba kaip nedidelis pokytis. Tačiau taip nėra. Būtent šis perėjimas, nuo apvalių plokštelių prie didelių stačiakampių panelių, yra TSMC pastangų suvaldyti sparčiai augančias didelio našumo lustų sąnaudas esmė.

TSMC sparčiai pereina nuo CoWoS korpusavimo prie plokštinio lygio metodo, vadinamo CoPoS, o stiklo šerdies substratai šiame plane yra itin svarbūs. CoWoS naudoja apvalias 300 mm plokšteles. CoPoS naudoja paneles, kurių dydis gali siekti maždaug 750 x 620 mm. Didesnis plotas. Didesnė išeiga. Mažiau atliekų. Skaičiavimas paprastas: vienoje panelėje telpa daugiau lustų ir atminties modulių, todėl geriau išnaudojamos medžiagos, o vieneto paviršiaus sąnaudos sumažėja maždaug 20-30 procentų.

Kodėl tai svarbu šiandien? Nes DI spartintuvų ir didelio skaičiavimo našumo sistemų paklausa toliau šuoliuoja, o tradicinis lustų korpusavimas susiduria su fizinėmis ir geometrinėmis ribomis. CoWoS apvalios plokštelės neišvengiamai sukuria medžiagų nuostolių, kai siekiama efektyviai sutalpinti stačiakampius kristalus ir atminties blokus. Panelės pakeičia pačią problemos geometriją, o stiklas pakeičia silicį kaip substrato šerdį, kad masinėje gamyboje būtų lengviau pasiekti stabilų pagaminamumą.

TSMC jau paleido bandomąją CoPoS liniją ir skuba pagal ambicingą grafiką. Vidiniai planai rodo, kad bandomoji gamyba turėtų prasidėti apie 2027 m., o pilnas plokštinio lygio CoPoS plokštelių gamybos įsibėgėjimas numatomas 2028 m. Stiklo šerdies versijos platesniam taikymui planuojamos po 2030 m., o bendrovės gamykla Arizonoje turėtų atlikti reikšmingą vaidmenį 2029-2030 m. Šie terminai sutampa su konkurentų veiksmais: „Intel“ taip pat yra užsiminusi apie panašias ambicijas plokštinio lygio fan-out korpusavimo srityje savo Rio Rančo centre, todėl naujos kartos substratų technologijose bręsta intensyvi konkurencija.

Čia itin svarbios partnerystės. TSMC bendradarbiauja su Taivano įmonėmis, tokiomis kaip „Ibiden“ ir „Innolux“, kurdama trijų sluoksnių struktūrą, kurioje stiklo šerdis yra tarp dviejų ABF sluoksnių. Toks hibridinis sluoksnių paketas žada šiluminius, mechaninius ir gamybinius pranašumus, reikalingus tam, kad CoPoS gamyba būtų patikima ir ekonomiškai efektyvi. Tas pats stiklo šerdies metodas vertinamas ir CoWoS variantams, nes puslaidininkių pramonė ieško bet kurio kelio, kuris didintų išeigą ir mažintų sąnaudas.

TSMC skaičiuoja, kad CoPoS su stiklo šerdies substratais gali maždaug 20-30 procentų sumažinti efektyvias vieneto paviršiaus sąnaudas, o tai ypač naudinga milžiniškiems daugialusčiams DI paketams.

Technologiniai pokyčiai jau persikelia į produktų planus. Pranešama, kad AMD gali būti viena pirmųjų, pritaikysianti plokštinio lygio fan-out korpusavimą ir TSMC 1,4 nm procesą savo „Zen 7“ procesoriams. Tačiau poveikis neapsiriboja klientiniais CPU ir GPU. FOPLP ir CoPoS derinys atveria kelią gerokai didesniems daugialusčiams moduliams, pritaikytiems duomenų centrams ir DI spartintuvams, tai yra rinkoms, kur našumas vienam vatui ir kaina už TOPs yra svarbesni už vartotojams įprastas kainodaros ribas.

Žinoma, yra ir iššūkių. Plokštinio lygio procesų išplėtimas iki tokio tikslumo ir išeigos, kokių reikalauja šiuolaikiniai lustai, yra sudėtinga užduotis. Įrangos tiekėjams reikia naujų įrankių. Procesų kontrolė turi tapti dar griežtesnė. Tiekimo grandinės privalo prisitaikyti prie dideliais kiekiais gaminamų stiklo šerdies laminatų. Vis dėlto nauda labai patraukli: mažiau nenaudojamų kraštų, daugiau panaudojamo ploto ir aiškesnis kelias sutalpinti daugiau skaičiavimo galios tame pačiame gamybos plote.

Tad kalbėdami apie kitą puslaidininkių mastelio didinimo bangą, mažiau galvokime vien apie tranzistorių tankį ir daugiau apie platformą, ant kurios tie tranzistoriai yra montuojami. Lustų korpusavimas perrašo mikroschemų ekonomikos taisykles, o TSMC perėjimas prie CoPoS su stiklo šerdimis gali tapti naujo etapo pradžia lustų gamyboje ir jų diegime.