5 Minutės
Įsivaizduokite mikroprocesorių ne kaip plokščią grandynų plokštę, o kaip mažytį miesto siluetą: tranzistorių bokštai kyla sluoksnis po sluoksnio, vertikaliai sutalpinti taip, kad taupytų vietą ir spartintų ryšį. Šis vaizdinys jau nebėra vien teorinė prielaida. Ilinojaus universiteto mokslininkai perėjo nuo idėjos prie laboratorijoje veikiančio sprendimo ir sukūrė praktišką kelią į tikrus trimačius silicio lustus.
Dešimtmečius pramonė siekė Moore'o dėsnio mažindama tranzistorius ir talpindama vis daugiau jų vienoje plokštumoje. Tačiau šis kelias atsiremia į griežtas fizikos ribas. Atominiu masteliu medžiagos elgiasi kitaip, laiduose atsiranda nepageidaujama talpa, o kvantiniai reiškiniai pradeda kelti vis daugiau problemų. Todėl inžinieriai ėmė kelti tiesų klausimą: kas būtų, jei grandynus statytume ne į šalis, o į viršų?
Ilinojaus komanda pateikė atsakymą naudodama metodą, kuris išsaugo puslaidininkių technologijos aukso standartą, monokristalinį silicį, ir kartu išvengia karščio, paprastai sugadinančio apačioje esančius grandynus. Užuot gaminę vieną plokštelę po kitos ir jas sujungę, tyrėjai iš donorinės plokštelės išpjauna itin plonas silicio nanomembranas, o tada ritininio laminavimo būdu perkelia jas ant jau užbaigtų grandynų. Esminis triukas yra temperatūros kontrolė: sujungimo temperatūra niekada neviršija 200 laipsnių Celsijaus, taigi išlieka gerokai žemiau maždaug 400 laipsnių šiluminio biudžeto, saugančio jau esamas metalines jungtis.
Pragmatiškas šuolis, o ne spekuliacinis triukas
Yra ir kitų 3D integracijos būdų. Kai kurie komerciniai produktai sluoksniuoja ištisas plokšteles ir naudoja per silicį einančias vertikalias jungtis, tačiau jos yra didelės, retos ir gana grubiai sulygiuojamos. Buvo bandomos ir alternatyvios viršutinių sluoksnių medžiagos, pavyzdžiui, polikristalinės plėvelės, oksidai, anglies nanovamzdeliai ar 2D puslaidininkiai, tačiau jų našumas dažnai nusileidžia tūrinio silicio savybėms. Ilinojaus procesas išsaugo monokristalinį silicį kiekviename aktyviajame sluoksnyje, o toks vientisumas yra svarbus spartai ir patikimumui.
Kodėl vertikali architektūra tokia svarbi? Dėl trumpesnių jungčių. Mažesnės parazitinės talpos. Spartesnio duomenų judėjimo tarp loginių blokų. Šie privalumai ypač vertingi dirbtinio intelekto spartintuvams ir kitoms duomenims imlioms užduotims, kur didžiausiu stabdžiu tampa ne vien tranzistorių skaičius, o bitų perkėlimas iš vienos vietos į kitą.
Kad išvengtų aukštos temperatūros legiravimo etapų, kurie sunaikintų apatinius sluoksnius, komanda panaudojo tranzistorius be sandūrų. Silicio membranos prieš perkėlimą yra stipriai ir tolygiai legiruojamos. Kadangi kiekviena membrana yra tik apie 10 nanometrų storio, vartai išlaiko tvirtą elektrostatinę kanalo kontrolę. Rezultatas: kontaktinė varža išlieka maža, perjungimas yra stabilus, o įrenginiai veikia kaip įprasti tranzistoriai, nors pagaminti gerokai žemesnėje temperatūroje.
Akademinėje švariojoje patalpoje tyrėjų grupė sukrovė tris aktyviuosius sluoksnius, kiekviename jų įrengdama po 625 tranzistorius ir sujungdama juos tankiomis vertikaliomis metalinėmis linijomis. Rezultatai buvo įspūdingi: įrenginių vienodumas ir išeiga atitiko pramoninius lūkesčius, pranešta apie 98-100 procentų išeigą, o srovės tankiai prilygo įprastiems aukštos temperatūros silicio procesams. Palyginti su alternatyviais monolitiniais metodais, naudojančiais nekristalines medžiagas, naujieji įrenginiai pasižymėjo tris ar keturis kartus didesniu srovės tankiu.
Šis metodas atitinka monolitinei 3D integracijai reikalingą šiluminį biudžetą ir kartu išlaiko monokristalinio silicio našumą.
Svarbų vaidmenį atliko ir mechanika. Tradicinis plokštelių sujungimas bando sutapatinti dvi standžias, pusės milimetro storio plokšteles, todėl sąsajoje dažnai įstringa ertmės. Priešingai, 10 nanometrų membrana yra pakankamai lanksti, kad prisitaikytų prie apačioje esančio paviršiaus reljefo. Tai sumažina sąsajos defektus ir leidžia suformuoti švaresnius elektrinius kontaktus.
Monolitinė 3D integracija atveria galimybę kurti vertikalias jungtis, kurios gali būti 10-100 kartų tankesnės nei TSV pagrįstas sujungimas, kartu pasiekiant nanometrinio mastelio sulygiavimą. Toks tankis reiškia trumpesnius atstumus tarp sluoksnių ir smarkiai mažesnę komunikacijos delsą. Tai tarsi plačiai išsidriekusį priemiestį paversti kompaktišku miesto centru: funkcijos tos pačios, bet kelionės tarp kvartalų trunka kur kas trumpiau.
Praktinė reikšmė neapsiriboja laboratorijų antraštėmis. Komanda mano, kad procesą galima išplėsti daugiau nei iki trijų pademonstruotų sluoksnių. Jei šią technologiją perimtų lustų gamyklos, ji galėtų paspartinti specializuotą aparatinę įrangą mašininiam mokymuisi, kraštinei kompiuterijai ir kitoms sritims, kur svarbiausi yra pralaidumas ir energijos sąnaudos vienai operacijai. Ji taip pat suteikia lustų projektuotojams dar vieną dimensiją, kurią galima išnaudoti, kai tranzistorių mažinimas tampa nebepakankamas.
Iššūkių vis dar lieka. Daugiasluoksnių struktūrų šilumos valdymas, švarus maitinimo paskirstymas per dešimtis sluoksnių ir integracija su esamais puslaidininkių gamybos procesais pareikalaus daug inžinerinio darbo. Vis dėlto Ilinojaus rezultatai pašalina vieną didžiausių kliūčių: aukštos temperatūros viršutinių sluoksnių apdorojimą. Išsprendus šią problemą, pramonė gauna praktišką, su siliciu suderinamą kelią į tankesnius ir spartesnius lustus.
Galima pasakyti ir taip: stebime ne tiek Moore'o dėsnio pabaigą, kiek jo evoliuciją. Įrenginių skaičius viename luste gali nustoti dvigubėti vien dėl mažinimo. Tačiau grandynus statydami į viršų inžinieriai gali ir toliau sutalpinti daugiau skaičiavimo galios tame pačiame plote, o duomenims leisti nukeliauti toliau per daug trumpesnį laiką. Šis technologinis miesto siluetas jau pradeda kilti.
Šaltinis: scitechdaily
Palikite komentarą